9ZML1233EKILF Clock Buffer 9ZML1233E DB1200ZL MUX DERIV + WRTLK Integrated Circuits ICs
9ZML1233EKILF
,9ZML1233EKILF Clock Buffer IC
,Clock Buffer Integrated Circuits IC
9ZML1233EKILF Clock Buffer 9ZML1233E DB1200ZL MUX DERIV + WRTLK
| IDT | |
| Kategori produk: | Clock Buffer |
| RoHS: | Rincian |
| 12 Output | |
| 3.6 ns | |
| HCSL | |
| VFQFPN-72 | |
| Diferensial | |
| 400 MHz | |
| 3.135 V | |
| 3.465 V | |
| 9ZML1233 | |
| - 40 C | |
| + 85 C | |
| Merek: | IDT |
| Siklus kerja - Max: | 55 persen |
| Ketinggian: | 1 mm |
| Panjangnya: | 10 mm |
| Sensitif terhadap kelembaban: | Ya. |
| Gaya pemasangan: | SMD/SMT |
| Listrik pasokan operasi: | 22 mA |
| Kemasan: | Tray |
| Produk: | Clock Buffer |
| Jenis produk: | Clock Buffer |
| Subkategori: | Clock & Timer IC |
| Jenis: | Kebisingan Fase Rendah |
| Lebar: | 10 mm |
| Berat satuan: | 2.425891 oz |
Deskripsi
9ZML1233E/9ZML1253E adalah generasi kedua peningkatan kinerja DB1200ZL turunan.
Bagian-bagian ini kompatibel pin upgrade ke 9ZML1232B sementara menawarkan jauh lebih baik fasejitter
Performance: Sebuah umpan balik eksternal tetap mempertahankan drift rendah untuk aplikasi QPI/UPI kritis, sementara setiap input
saluran memiliki perangkat lunak yang dapat disesuaikan input-to-output delay untuk memudahkan pengelolaan keterlambatan transportasi
9ZML1233E dan 9ZML1253E memiliki pin SMBus Write Lockout untuk peningkatan
keamanan perangkat dan sistem.
Fitur
▪ Fitur SMBus write lock; meningkatkan keamanan sistem
▪ 2 jalur keterlambatan input-to-output yang dapat dikonfigurasi perangkat lunak; mengelola keterlambatan transportasi untuk topologi yang kompleks
▪ LP-HCSL output; menghilangkan 24 resistor, menghemat 41mm2 dari area ((1233E)
▪ LP-HCSL output dengan 85Ω Zout; menghilangkan 48 resistor, menghemat 82mm2 dari area (1253E)
▪ 12 pin OE#; kontrol perangkat keras dari setiap output
▪ 3 alamat SMBus yang dapat dipilih; beberapa perangkat dapat berbagi segmen SMBus yang sama
▪ Luas pita PLL yang dapat dipilih; meminimalkan jitter puncak topologi PLL incascaded
▪ Kontrol bandwidth PLL dan bypass perangkat keras/SMBus;mengubah mode tanpa siklus daya
▪ Spektrum penyebaran kompatibel; jalur penyebaran jam input untuk pengurangan EMI
▪ Mode PLL 100MHz; Dukungan UPI
▪ Paket 10 x 10 mm 72-VFQFPN; jejak papan kecil
Arsitektur PCIe Clocking
▪ Common Clocked (CC)
▪ Referensi Independen (IR) dengan dan tanpa spektrum yang tersebar
Aplikasi Tipikal
▪ Pelayan
▪ Penyimpanan
▪ Membuat jaringan
▪ Fitur Output SSD
▪ 12 pasangan output HCSL Low-Power (LP) (1233E)
▪ 12 low-power (LP) HCSL output pair dengan 85Ω Zout (1253E)
Spesifikasi Utama
▪ Jitter siklus ke siklus < 50ps
▪ Kecenderungan output-ke-output < 50ps
▪ Input-to-output delay: 0ps default
▪ Variasi keterlambatan input-to-output < 50ps
▪ Phase jitter: PCIe Gen4 < 0,5ps rms
▪ Phase jitter: UPI > 9.6GB/s < 0.1ps rms
▪ Phase jitter: IF-UPI < 1,0ps rms
