Rumah > Produk > ICS Sirkuit Terpadu > MAX3782UTK+TD ADI DUAL 1,25Gbps Sirkuit Terpadu Transceiver

MAX3782UTK+TD ADI DUAL 1,25Gbps Sirkuit Terpadu Transceiver

Kategori:
ICS Sirkuit Terpadu
Harga:
Email us for details
Cara Pembayaran:
Paypal, TT, Western Union
Spesifikasi
Kode tanggal:
Kode terbaru
Pengiriman oleh:
DHL/UPS/Fedex
Kondisi:
Baru*Asli
Jaminan:
365 hari
Memimpin Gratis:
Sesuai dengan RoHS
Waktu pelaksanaan:
Pengiriman segera
Kemasan:
QFN-68
Gaya Pemasangan:
SMD/SMT
Menyoroti:

MAX3782UTK+TD

,

MAX3782UTK+TD Transceiver IC

,

Sirkuit terintegrasi transceiver

Pengantar

 

 

MAX3782UTK+TD ADI DUAL 1,25Gbps Sirkuit Terpadu Transceiver

MAX3782UTK+TD ADI DUAL 1.25Gbps Transceiver Integrated Circuits

Analog Devices Inc.
Kategori produk: ADI
Merek: Perangkat analog / Maxim Terintegrasi
Seri: MAX3782
 

Deskripsi

MAX3782 adalah transceiver dual data retiming dan clock recovery 1.25Gbps.

Data LVDS dan jam ke antarmuka serial 1,25Gbps yang kompatibel dengan 1000Base-SX/LX (IEEE 802.3z-2000)

Standar, GBIC, dan rekomendasi antarmuka modul pluggable (SFP) faktor bentuk kecil.

pemancar dan penerima diferensial kompatibel PECL menggunakan antarmuka CML ACcoupled dengan chip

terminal/bias resistor untuk terminal depan dan belakang yang lebih tinggi. jalur transmisi mengubah LVDS

Sinyal ke CML dan waktu ulang data serial ke jam referensi low-jitter.

LVDS buffer, FIFO, jam multiplier, dan CML output buffer.

saluran data serial dan jam data-rate ganda (DDR) 625MHz yang kompatibel dengan IEEE Std

1596-1996 spesifikasi DC. data seri LVDS diklok ke dalam FIFO di kedua tepi 625MHz

TCLK sumber-sinkron. Data di-clock keluar dari FIFO menggunakan jam internal 1,25GHz yang berasal dari

sebuah referensi low-jitter 125MHz. data serial kemudian di-clock out sebagai CML diferensial. jalur menerima mengubah

sinyal CML ke LVDS dan mengunci pada aliran data untuk memulihkan jam sinkron sumber (RCLK).

Bagian penerima berisi buffer input CML, sirkuit pemulihan jam, dan buffer output LVDS.

menerima aliran data serial CML. Loop terkunci fase pemulihan jam (PLL) mengunci pada data yang masuk

aliran data serial dan menghasilkan jam DDR LVDS 625MHz. tepi RCLK berada di pusat eye

dari data RDAT.

 
Fitur
* 1000Base-SX/LX, GBIC, atau SFP Serial DataConversion to/from 1.25Gbps LVDS Serial Dataand DDR Clock
* CML Interface melebihi semua spesifikasi ACS PECL untuk 1000Base-SX/LX, GBIC, atau SFPSerial Data
* Tx Data Retiming dengan <0,1UI Total Output Jitteras per IEEE802.3z
* Rx Data dan Clock Recovery dengan 0,75UI Jitter Toleransi sesuai dengan IEEE802.3z
* On-chip Forward and Back Termination menggunakan CML I/O dan Terintegrasi Termination/BiasResistors
* Indikator Status Kunci PLL * Sistem Loopback
* JTAG I / O Scan untuk Board-Level Testing
 
 
Produsen: Maxim Integrated
Kategori produk: Antarmuka - Driver, Receiver, Transceiver
Deskripsi: MAX3782UTK+TD adalah chip multiplexer analog tegangan tinggi.
Ketersediaan: MAX3782UTK+TD tersedia untuk pengiriman segera dan juga tersedia untuk jangka panjang
persediaan.
Permintaan penawaran: Jika Anda tertarik untuk membeli MAX3782UTK+TD atau produk lain yang tercantum
di situs web, Anda dapat mengisi dan mengirimkan formulir permintaan penawaran untuk mendapatkan informasi harga dan waktu pengiriman



 

MAX3782UTK+TD ADI DUAL 1,25Gbps Sirkuit Terpadu Transceiver

MAX3782UTK+TD ADI DUAL 1,25Gbps Sirkuit Terpadu Transceiver

 

MAX3782UTK+TD ADI DUAL 1,25Gbps Sirkuit Terpadu Transceiver

 

Kirim RFQ
Saham:
MOQ:
1pcs