ISL8700IBZ-T Sirkuit pengawasan ADJ QD SEQNCR 14N W/ANNEAL Sirkuit terpadu IC

ISL8700IBZ-T Sirkuit pengawasan ADJ QD SEQNCR 14N W/ANNEAL

ISL 8700, ISL.8701, ISL.8702 keluarga IC menyediakan empat
penundaan output berurutan diatur saat memantau
tegangan masukan semua dengan minimal komponen eksternal.
DSP berkinerja tinggi, FPGA, μP dan berbagai subsistem
membutuhkan urutan daya input untuk fungsi yang tepat pada
power-up awal dan ISL.870x menyediakan fungsi ini sementara
pemantauan tegangan terdistribusi untuk overvoltage dan undervoltage
kepatuhan.
ISL 8700 dan ISL 8701 beroperasi pada +2,5V hingga +24V
rentang tegangan nominal, sedangkan ISL8702 beroperasi selama
rentang tegangan nominal +2,5V sampai +12V.
waktu yang dapat disesuaikan pengguna dari kepatuhan tegangan UV dan OV ke
memulai sekuensing melalui kondensator ekstemal ketika di auto start
modus dan penundaan waktu yang dapat disesuaikan ke ENABLE berikutnya
sinyal output melalui resistor eksternal.
Selain itu, ISL 8702 menyediakan input untuk urutan
operasi on dan off (SEQ_ EN) dan untuk jendela tegangan
Pelaporan kepatuhan (FAULT) pada kisaran +2,5V sampai +12V
rentang tegangan.
Mudah berantai untuk lebih dari 4 sinyal berurutan.
Secara keseluruhan, ISL870x menyediakan fitur yang dapat disesuaikan ini
dengan minimal BOM eksternal. Lihat Gambar 1 untuk
pelaksanaan.

Fitur
● Penundaan yang dapat disesuaikan untuk sinyal aktif berikutnya
● Penundaan yang dapat disesuaikan untuk memulai otomatis urutan
●Pengendalian Tegangan Terdistribusi yang Bisa Disesuaikan
●Untervoltage dan Overvoltage Penundaan yang dapat disesuaikan ke Auto
Urutan Mulai
●I/0 Pilihan
ENABLE (ISL8700, ISL 8702) dan ENABLE# (ISL 8701)
SEQ_ EN (ISL8702)
●Keluarnya kesalahan sesuai tegangan
● Bebas dari Pb (sesuai RoHS)
 

Aplikasi
●Mengurutkan Pasokan Listrik
●Fungsi Timing Sistem

Deskripsi Fungsi
ISL 870x keluarga IC menyediakan empat penundaan diatur
output berurutan saat memantau tegangan terdistribusi tunggal
dalam kisaran nominal 25V hingga 24V untuk baik di bawah dan
Hanya ketika tegangan sesuai akan
ISL 870x memulai urutan A-B-C-D yang diprogram sebelumnya dari
ENABLE (ISL8700, ISL8702) atau ENABLE# (ISL 8701) output.
Meskipun IC ini memiliki kisaran bias 2,5V sampai 24V (12V untuk
ISL8702) dapat memantau tegangan > 1,22V melalui ekstemal
pembagi jika tegangan bias yang sesuai disediakan.
Selama aplikasi tegangan bias awal (VIN), ISL 8700,
ISL8702 ENABLE output disimpan rendah ketika VIN = 1V sedangkan
ISL8701 ENABLE# output mengikuti naik VIN.
VIN > ambang batas reset daya VBIAS (POR) 2,0V, VIN
terus-menerus dipantau untuk kepatuhan melalui tegangan masukan
resistor pemisah dan tegangan pada pin UV dan OV dan
Dalam hal ini, regulator tegangan
menghasilkan rel tegangan 3,5V dan 1,17V + 5% untuk penggunaan intemal
sekali VIN > POR. sekali UV> 1.22V dan dengan pin SEQ_ EN
tinggi atau terbuka, urutan otomatis dari empat ENABLE
(ENABL E#) mulai keluar saat pin waktu mengisi eksternal
Kondensator dengan sumber arus 2,6μA. Tegangan pada TIME adalah
dibandingkan dengan komparator intemal reference (VτIME VTH)
input dan jika lebih besar dari VτIME VTH ISL8700, ISL8702
ENABLE_ A dilepaskan untuk pergi tinggi melalui tarik-up ekstemal

resistor atau pull-up dalam DC/DC converter memungkinkan input, untuk
Sebaliknya, ENABL E#_ _A output akan ditarik rendah pada
Penundaan waktu yang dihasilkan oleh
Kondensator eksternal adalah untuk memastikan kepatuhan tegangan berkelanjutan
dalam batas yang diprogram, karena selama waktu ini setiap OV atau UV
Kondisi ini akan menghentikan proses start-up.
dikosongkan setelah VτIME_ VTH terpenuhi.
Setelah ENABLE_ A aktif (baik dilepaskan tinggi pada
ISL8700, ISL 8702 atau ditarik rendah pada ISL8701), sebuah counter adalah
dimulai dan menggunakan resistor pada TB sebagai komponen waktu,
penundaan dihasilkan sebelum ENABLE_ _B diaktifkan.
counter dimulai kembali menggunakan resistor pada TC sebagai waktu
komponen untuk penundaan waktu terpisah sampai ENABLE_ _C adalah
Proses ini diulang untuk resistor pada TD untuk
menyelesaikan urutan urutan A-B-C-D dari ENABLE atau
ENABL E# output. Kapan saja selama urutan jika OV atau
Jika kejadian UV tercatat, semua empat output ENABL.E akan
segera kembali ke keadaan reset mereka; rendah untuk ISL.8700,
ISL8702 dan tinggi untuk ISL8701.
dikosongkan setelah ramp-up awal sehingga menunggu berikutnya
Setelah urutan selesai,
Setiap kejadian UV atau OV yang tercatat kemudian akan memicu
segera dan sekaligus mengatur ulang semua ENABL.E atau ENABLE#
output.