IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Sync SRAM 3.3v Sirkuit Terpadu IC
IS61LPS25636A-200TQLI SRAM 8Mb 256Kx36 200Mhz Sync SRAM 3.3v
| ISSI | |
| Kategori produk: | SRAM |
| RoHS: | Rincian |
| 9 Mbit | |
| 256 k x 36 | |
| 3.1 ns | |
| 200 MHz | |
| Sejalan | |
| 3.465 V | |
| 3.135 V | |
| 275 mA | |
| - 40 C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| Tabung | |
| Merek: | ISSI |
| Jenis memori: | SDR |
| Sensitif terhadap kelembaban: | Ya, aku tahu. |
| Jumlah Pelabuhan: | 4 |
| Jenis produk: | SRAM |
| Seri: | IS61LPS25636A |
| 72 | |
| Subkategori: | Memori & Penyimpanan Data |
| Jenis: | Sinkron |
| Berat satuan: | 0.023175 oz |
Deskripsi
ISSI IS61LPS/VPS25636A, IS61LPS25632A,
IS64L PS25636A dan IS61LPS/VPS51218A memiliki
kecepatan, daya rendah RAMS statis sinkron yang dirancang
untuk menyediakan memori yang mudah meledak dan berkinerja tinggi untuk
aplikasi komunikasi dan jaringan.
VPS25636A dan IS64L PS25636A diatur sebagai
262,144 kata dengan 36 bit.
terorganisir sebagai 262.144 kata dengan 32 bit.
VPS51218A diatur sebagai 524.288 kata dengan 18 bit.
Dibuat dengan teknologi CMOS canggih ISST,
perangkat ini mengintegrasikan 2-bit burst counter, kecepatan tinggi
Inti SRAM, dan kemampuan drive tinggi keluar ke single
Semua input sinkron melewati
register dikendalikan oleh single positive-edge triggered
Masukan jam.
Siklus menulis secara internal timer diri dan dimulai oleh
Tanda-tanda ini dapat diukur dengan cara yang sama.
satu sampai empat byte lebar seperti yang dikendalikan oleh kontrol tulis
input.
Byte terpisah memungkinkan memungkinkan byte individu untuk ditulis.
Operasi penulisan byte dilakukan dengan menggunakan byte
write enable (BWE) input dikombinasikan dengan satu atau lebih
sinyal menulis byte individu (BWx).
Write (GW) tersedia untuk menulis semua byte sekaligus,
terlepas dari byte menulis kontrol.
Burst dapat dimulai dengan ADSP (Adress Status)
Prosesor) atau ADSC (Adress Status Cache Controller)
Input pin. alamat burst berikutnya dapat dihasilkan.
dioperasikan secara internal dan dikontrol oleh ADV (alamat ledakan
advance) pin input.
Modus pin digunakan untuk memilih urutan ledakan atau-
der, ledakan linier dicapai ketika pin ini terikat LOW.
Interleave pecah dicapai ketika pin ini terikat HIGH
atau dibiarkan mengambang.
Fitur
● Siklus menulis otomatis internal
●Kontrol Tulis Byte Individu dan Tulis Global
●Kontrol jam, alamat terdaftar, data dan
kontrol
● Kontrol urutan ledakan menggunakan input MODE
●Tiga chip mengaktifkan pilihan untuk ekspansi kedalaman sederhana
Pension dan alamat pipa
●Input dan output data yang umum
●Automatik Power-down saat de-select
●Menonaktifkan siklus tunggal
●Snooze MODE untuk standby daya rendah
● JTAG Scanning Batas untuk paket BGA
●Sumber Daya
LPS:VoD 3.3V 土5%, VoDa 3.3V/2.5V 土5%
VPS:VDD 2.5V土5%, VoDo 2.5V土5%
●JEDEC 100-Pin QFP, 119-bola BGA, dan 165-
Paket bola BGA
●Tidak mengandung timbal
