GS88036CGT-200I SRAM 2.5 atau 3.3V 256K x 36 9M sirkuit terpadu
GS88036CGT-200I SRAM 2.5 atau 3.3V 256K x 36 9M sirkuit terpadu
| Teknologi GSI | |
| Kategori produk: | SRAM |
| RoHS: | Rincian |
| 9 Mbit | |
| 256 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Sejalan | |
| 3.6 V | |
| 2.3 V | |
| 160 mA, 190 mA | |
| - 40 C | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| Tray | |
| Merek: | Teknologi GSI |
| Jenis memori: | SDR |
| Sensitif terhadap kelembaban: | Ya, aku tahu. |
| Jenis produk: | SRAM |
| Seri: | GS88036CGT |
| 72 | |
| Subkategori: | Memori & Penyimpanan Data |
| Nama dagang: | SyncBurst |
| Jenis: | Saluran pipa/aliran melalui |
Deskripsi
- FT pin untuk aliran yang dapat dikonfigurasi pengguna melalui atau operasi pipa
- Operasi Deselect Cycle tunggal (SCD)
- 2.5 V atau 3.3 V +10%/~10% sumber daya inti
- 2.5 V atau 3.3 V pasokan I/O
- Pin LBO untuk mode Linear atau Interleaved Burst
- Resistor input internal pada pin mode memungkinkan pin mode terapung
- Default ke mode Interleaved Pipeline
- Operasi Byte Write (BW) dan/atau Global Write (GW)
- Siklus penulisan otomatis internal
- Penutupan daya otomatis untuk aplikasi portabel
- Paket TQFP standar JEDEC dengan 100 lead
- Paket TQFP 100 timbal sesuai RoHS tersedia
- FT pin untuk aliran yang dapat dikonfigurasi oleh pengguna melalui atau pipaoperasi
- Operasi Deselect Cycle tunggal (SCD)
- 2.5 V atau 3.3 V +10%/- 10% sumber daya inti
- 2.5 V atau 3.3 V I/O pasokan
- Pin LBO untuk mode Linear atau Interleaved Burst
- Resistor input internal pada pin mode memungkinkan pin mode terapung
- Default ke mode Interleaved Pipeline
- Operasi Byte Write (BW) dan/atau Global Write (GW)
- Siklus penulisan otomatis internal
- Penutupan daya otomatis untuk aplikasi portabel
- Paket TQFP standar JEDEC 100 lcad
- Paket TQFP 100 timbal sesuai RoHS tersedia
Kontrol
Alamat, data I / O, chip memungkinkan (E1, E2, E3), address burst
input kontrol (ADSP, ADSC, ADV), dan input kontrol tulis
(Bx, BW, GW) adalah sinkron dan dikendalikan oleh
input clock positif-edge-triggered (CK). output enable (G)
dan power down control (ZZ) adalah asynchronous input.
Siklus dapat dimulai dengan input ADSP atau ADSC.
Burst mode, alamat burst berikutnya dihasilkan
Intemally dan dikendalikan oleh ADV.
counter dapat dikonfigurasi untuk menghitung baik secara linier atau
order interleave dengan input Linear Burst Order (LBO).
Fungsi burst tidak perlu digunakan. Alamat baru dapat dimuat
pada setiap siklus tanpa degradasi kinerja chip.
Aliran Melalui / Pipeline Membaca
Fungsi dari Data Output register dapat dikontrol oleh
pengguna melalui pin mode FT (Pin 14).
Pin rendah menempatkan RAM dalam Flow Through mode, menyebabkan
data output untuk melewati Data Output Register.
tinggi menempatkan RAM dalam mode Pipcline, mengaktifkan
register output data yang dipicu tepi.
SCD Pipelined Membaca
GS88018/32/36CT adalah SCD (Single Cycle Desclect)
SRAM sinkron pipa. DCD (Dual Cycle Deselect)
versi juga tersedia. SCD SRAMs pipa deselect
perintah satu tahap kurang dari perintah membaca. SCD RAM.
mulai mematikan output mereka segera setelah desclect
perintah telah ditangkap dalam register input.
Byte Write dan Global Write
Byte menulis operasi dilakukan dengan menggunakan Byte Write enable
(BW) input dikombinasikan dengan satu atau lebih individu byte menulis
Selain itu, Global Write (GW) tersedia untuk
menulis semua byte pada satu waktu, terlepas dari Byte Write
input kontrol.
Mode Tidur
Daya rendah (mode tidur) dicapai melalui pernyataan
(High) dari sinyal ZZ, atau dengan menghentikan jam (CK).
Data memori disimpan selama mode tidur.
Tegangan inti dan antarmuka
GS8801 8/32/36CT beroperasi pada daya 2,5 V atau 3,3 V
Semua input 3,3 V dan 2,5 V kompatibel.
output power (Vppo) pin digunakan untuk memisahkan output noise
dari sirkuit internal dan kompatibel 3,3 V dan 25 V.
