EP2S30F672I5N Konfigurasi yang Ditingkatkan (EPC) Perangkat Sirkuit Terpadu IC
Kategori:
ICS Sirkuit Terpadu
Harga:
Email us for details
Cara Pembayaran:
Paypal, TT, Western Union
Spesifikasi
Kode tanggal:
Kode terbaru
Pengiriman oleh:
DHL/UPS/Fedex
Kondisi:
Baru*Asli
Jaminan:
365 hari
Memimpin Gratis:
Sesuai dengan RoHS
Waktu pelaksanaan:
Pengiriman segera
Kemasan:
FBGA672
Gaya Pemasangan:
SMD/SMT
Pengantar
EP2S30F672I5N Konfigurasi yang Ditingkatkan (EPC) Perangkat Sirkuit Terpadu IC
| Altera | |
| Kategori produk: | Perangkat Konfigurasi yang Ditingkatkan |
| RoHS: | Rincian |
| SMD/SMT | |
| FBGA672 | |
| Merek: | Texas Instruments |
| Produk: | Perangkat Konfigurasi yang Ditingkatkan |
| Jenis produk: | Perangkat Konfigurasi yang Ditingkatkan |
| Subkategori: | PMIC - IC Manajemen Daya |
| Jenis: | Perangkat Konfigurasi yang Ditingkatkan |
| Berat satuan: | 0.001270 oz |
Fitur Perangkat EPC menawarkan fitur berikut:
■ Solusi konfigurasi chip tunggal untuk Altera ACEX 1K, APEX 20K (termasuk APEX 20K, APEX 20KC,
dan APEX 20KE), APEX II, Arria?? GX, Cyclone??,Cyclone II, FLEX?? 10K (termasuk FLEX 10KE dan FLEX 10KA),
Mercury, Stratix II, dan Stratix II GX
■ Mengandung memori flash berkapasitas 4, 8 dan 16 MB untuk penyimpanan data konfigurasi
■ Fitur dekompresi pada chip hampir melipatgandakan kepadatan konfigurasi efektif
kontroler mati digabungkan ke dalam paket chip ditumpuk tunggal
■ Antarmuka flash eksternal mendukung pemrograman paralel flash dan akses prosesor eksternal ke perangkat yang tidak digunakan
bagian dari memori
■ Kemampuan blok memori flash atau perlindungan sektor menggunakan antarmuka flash eksternal
■ Didukung pada perangkat EPC4 dan EPC16
■ Dukungan mode halaman untuk konfigurasi ulang jarak jauh dan lokal dengan hingga delapan konfigurasi untuk seluruh sistem
■ Kompatibel dengan fitur konfigurasi sistem jarak jauh seri Stratix■ Mendukung mode konfigurasi byte-wide
Fast passive parallel (FPP) dengan output data 8-bit per siklus DCLK
■ Mendukung konfigurasi simultan n-bit yang benar (n = 1, 2, 4, dan 8) dari Altera FPGA
Pin yang dapat dipilih 2 ms atau 100 ms waktu power-on reset (POR)
■ Jam konfigurasi mendukung sumber input yang dapat diprogram dan sintesis frekuensi
■ Berbagai sumber jam konfigurasi didukung (oscillator internal dan pin input jam eksternal)
■ Sumber jam eksternal dengan frekuensi hingga 100 MHz ■ Osilator internal default 10 MHz dan Anda dapat
memprogram internal oscillator untuk frekuensi yang lebih tinggi dari 33, 50, dan 66 MHz
■ Synthesis jam didukung menggunakan pembagi penghitung yang dapat diprogram pengguna
■ Tersedia dalam paket flat quad plastik 100 pin (PQFP) dan paket UltraFineLine BGA (UFBGA) 88 pin
■ Migrasi vertikal antara semua perangkat yang didukung dalam paket PQFP 100 pin
■ Tegangan pasokan 3,3 V (inti dan I/O)
■ Hardware sesuai dengan spesifikasi IEEE Std. 1532 dalam sistem programmability (ISP)
menggunakan Jam Standard Test and Programming Language (STAPL)
■ Mendukung JTAG border scan
■ Pin nINIT_CONF memungkinkan instruksi JTAG pribadi untuk memulai konfigurasi FPGA
■ Resistor tarik-up internal pada pin nINIT_CONF selalu diaktifkan
■ Resistor tarik-up internal lemah yang dapat diprogram oleh pengguna pada pin nCS dan OE
■ Resistor tarik-up internal yang lemah pada alamat dan jalur kontrol antarmuka flash eksternal, menahan bus pada jalur data
■ Standby mode dengan konsumsi daya yang berkurang
Kirim RFQ
Saham:
MOQ:
1pcs
