GS8320Z36AGT-200 SRAM 2.5 atau 3.3V 1M x 36 36M IC Sirkuit Terpadu
Kategori:
ICS Sirkuit Terpadu
Harga:
Email us for details
Cara Pembayaran:
Paypal, TT, Western Union
Spesifikasi
Kode tanggal:
Kode terbaru
Pengiriman oleh:
DHL/UPS/Fedex
Kondisi:
Baru*Asli
Jaminan:
365 hari
Memimpin Gratis:
Sesuai dengan RoHS
Waktu pelaksanaan:
Pengiriman segera
Kemasan:
BGA-165
Gaya Pemasangan:
SMD/SMT
Pengantar
GS8320Z36AGT-200 SRAM 2,5 atau 3.3V 1M x 36 36M
| Teknologi GSI | |
| Kategori produk: | SRAM |
| RoHS: | Rincian |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Sejalan | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| TQFP-100 | |
| Tray | |
| Merek: | Teknologi GSI |
| Jenis memori: | SDR |
| Sensitif terhadap kelembaban: | Ya, aku tahu. |
| Jenis produk: | SRAM |
| Seri: | GS8320Z36AGT |
| 18 | |
| Subkategori: | Memori & Penyimpanan Data |
| Nama dagang: | NBT SRAM |
| Jenis: | NBT Pipeline/Flow Through |
T
GS8320Z36AGT adalah 36Mbit Synchronous Static SRAM.
pipelined read/double late write atau flow through read/single late write SRAMs, memungkinkan pemanfaatan semua bandwidth bus yang tersedia
dengan menghilangkan kebutuhan untuk memasukkan siklus deselect ketika perangkat beralih dari membaca untuk menulis siklus.
perangkat sinkron, alamat, input data, dan input kontrol baca / tulis ditangkap pada tepi naik dari jam input.
Burst order control (LBO) harus diikat ke power rail untuk operasi yang tepat.
Output Enable dapat digunakan untuk mengesampingkan kontrol sinkron driver output dan
menulis siklus secara internal timer diri dan dimulai oleh tepi yang meningkat dari
fitur ini menghilangkan kompleks off chip menulis generasi pulsa yang dibutuhkan oleh SRAM asinkron dan menyederhanakan
GS8320Z36AGT dapat dikonfigurasi oleh pengguna untuk beroperasi dalam mode Pipeline atau Flow Through.
Mengoperasikan sebagai pipa perangkat sinkron, yang berarti bahwa selain tepi naik dipicu register yang menangkap input
Untuk siklus membaca, data output SRAM yang disalurkan secara sementara
disimpan oleh register output yang dipicu tepi selama siklus akses dan kemudian dirilis ke driver output pada kenaikan berikutnya
GS8320Z36AGT diimplementasikan dengan teknologi CMOS kinerja tinggi GSI dan tersedia dalam
Paket TQFP standar JEDEC 100 pin.
Fitur Utama
- Fungsi NBT (No Bus Turn Around) memungkinkan nol menunggu membaca-menulis-membaca penggunaan bus.
- diteruskan dan mengalir melalui SRAM NtRAMTM, NoBLTM dan ZBTTM
- 2.5 V atau 3.3 V +10%/~10% sumber daya inti
- 2.5 V atau 3.3 V pasokan I/O
- Modus Pipeline dan Flow Through yang dapat dikonfigurasi pengguna
- Pin LBO untuk mode Linear atau Interleave Burst
- Pin kompatibel dengan perangkat 2Mb, 4Mb, 8Mb, dan 16Mb
- Byte menulis operasi (9-bit Bytes)
- 3 chip memungkinkan sinyal untuk mudah ekspansi kedalaman
- ZZ Pin untuk pemadaman otomatis
- Paket TQFP 100 timbal sesuai RoHS tersedia
Kirim RFQ
Saham:
MOQ:
1pcs
