GS8662D36BD-250 SRAM 1.8 atau 1.5V 2M x 36 72M SRAMSirkuit terpadu IC
| Teknologi GSI | |
| Kategori produk: | SRAM |
| RoHS: | N |
| 72 Mbit | |
| 2 M x 36 | |
| 250 MHz | |
| Sejalan | |
| 1.9 V | |
| 1.7 V | |
| 730 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| BGA-165 | |
| Tray | |
| Merek: | Teknologi GSI |
| Jenis memori: | DDR |
| Sensitif terhadap kelembaban: | Ya, aku tahu. |
| Jenis produk: | SRAM |
| Seri: | GS8662D36BD |
| Subkategori: | Memori & Penyimpanan Data |
| Nama dagang: | SigmaQuad-II |
| Jenis: | SigmaQuad-II |
Fitur Utama
- Simultan Baca dan Tulis Sigma QuadTM Interface
- JEDEC-standar pin keluar dan paket
- Dual Double Data Rate antarmuka
- Byte Tulis kontrol sampel pada waktu data-in
- 4 Membaca dan Menulis
- 1.8 V +100/ ¥100 mV sumber daya inti
- 1.5 V atau 1.8 V HSTL Interface
- Operasi pembacaan pipa
- Pipeline membaca dan menulis yang sepenuhnya koheren
- Pin ZQ untuk kekuatan drive output yang dapat diprogram
- IEEE 1149.1 JTAG-compliant Boundary Scan
- Pin-kompatibel dengan perangkat 144 Mb saat ini
- 13 mm x 15 mm, 165 FPBGA
- Paket BGA 165 benturan sesuai RoHS tersedia
- 64MB atau 72MB keluarga produk
- Default ke SCD x36 Interleaved Pipeline mode
Simultaneous Read and Write SigmaQuadTM Interface• Pinout dan paket standar JEDEC• Dual
Double Data Rate interface• Byte Write controls sampled at data-in time• Burst of 4 Read and Write•
1.8 V +100/ ¥100 mV sumber daya inti• 1,5 V atau 1,8 V HSTL Interface• Pipeline read operation• Penuh koheren
membaca dan menulis pipa• ZQ pin untuk kekuatan drive output yang dapat diprogram• IEEE 1149.1 JTAG-compliant Boundary
Scan• Pin-kompatibel dengan perangkat 144 Mb saat ini• 165-bump, 13 mm x 15 mm, 1 mm bump pitch paket BGA•
RoHS-compliant 165-bump BGA package availableSigmaQuadTM Family OverviewThe GS8662D08/09/18/36BD
Dibangun sesuai dengan standar pinout SRAM SigmaQuad-II untuk SRAM I/Osinkron Terpisah.
Mereka 75,497GS8662D08/09/18/36BD SigmaQuad SRAMs hanya satu elemen dalam
sebuah keluarga daya rendah, tegangan rendahHSTL I/O SRAM dirancang untuk beroperasi pada kecepatan yang diperlukan untukimplementasi
sistem jaringan kinerja tinggi yang ekonomis.
